 |
   |
| ｜News｜にっぽんの元気人｜巻頭特集｜第2特集｜Focus｜コラム｜イベント｜バックナンバー｜vol35以前のバックナンバー｜ |
 |
||
| 2011年7月時点の情報を掲載しています。
|
||
 5月4日、インテルは、年内にも量産に入る22nmプロセスにおいて、立体（3D）構造のトランジスタを採用すると発表した。Tri-Gateトランジスタと呼ばれるこの3Dトランジスタは、フィン状に隆起したドレインとソースを、3方からゲート電極が包み込むような構造になっている。 従来のトランジスタはプラナー型と呼ばれ、平面のシリコンウェファ上に電極や絶縁膜、配線パターンを水平に積み上げていく構造をとる。蒸着（Deposition）、研磨、パターニング（リソグラフィ）、イオン注入といった半導体の製造プロセスも、これをベースにしている。生産性に優れるプラナー型トランジスタは、半導体製造の根幹技術として50年以上使われてきたが、製造プロセスの微細化により、だんだんと限界が現れてきた。 駆動電圧の低下は、低消費電力をもたらす一方で、ゲート効果を低減させ、トランジスタ性能を低下させる。薄くなり過ぎた絶縁膜は、非動作時においても電流を透過させてしまう（リーク電流）。こうした問題に対処するため、インテルはまずトランジスタの材料を見直し（High-K/Metal Gate）、今度は構造から見直したというわけだ。 Tri-Gateトランジスタの特徴の1つである隆起したフィン構造により、ドレイン電極やソース電極からベースに漏れるリーク電流を激減させることができる。フィン状のドレインとソースをゲートが包み込むことで、ゲート効果が高くなるため、低電圧でも十分なトランジスタ性能が維持される。 こうしたTri-Gateトランジスタ構造の採用と、22nmプロセスへのシュリンク効果を合わせて、インテルの22nmプロセスでは現行の32nmプロセスに対し、最大37%のトランジスタ性能の向上が実現したという。また、同じ性能であれば、22nmプロセスの消費電力は半分になるとされる。 もちろん、構造が複雑になる分、コストは増加することになるが、増分は2〜3%に過ぎず、同様なリーク電流抑制を実現する完全空乏型SOIに比べて、コスト上昇ははるかに小さいとインテルはしている。また、今後さらに微細化する製造プロセスに対し、立体構造のトランジスタがどこまで対応できるか、という点についても、今後3世代は十分に対応できると述べている。 逆に、他社が立体構造トランジスタを実用化するには、最低でもあと3年はかかる、というのがインテルの見方だ。High-K/Metal Gateの採用でも3年先行した実績を持つだけに、おそらくこの見積もりも外れてはいないものと思われる。 このTri-Gateトランジスタ構造を採用する22nmプロセスは、2012年前半に登場するIvy Bridgeに最初に採用される。2012年前半の出荷を目指し、その量産は年内にスタートする見込みだ。また、低消費電力の利点を活かして、ノートPCの薄型化を図る、Ultrabookプラットフォームの立ち上げも表明している。 Ivy Bridgeは現行のCoreプロセッサを継承するメインストリーム向けのx86プロセッサだが、低電圧動作時の高性能や、低消費電力という特性は、むしろ組込み用途に適している。インテルは、製造プロセスで1世代遅れをとっている組込み用途向けAtomプロセッサについて、3年で追いつく計画を立てている。計画が順調にいくと、22nmプロセスによるAtomプロセッサ（Silvermontコア）は2013年に登場する見込みだ。 インテルのAtomプロセッサは、高性能ではあるものの、消費電力の大きさから、現在急成長を遂げているスマートフォン／タブレット向けの市場に、どうしても参入できないでいる。Tri-Gateトランジスタを採用した22nmプロセスは、インテルがスマートフォン市場に参入する切り札になるかもしれない。
去る6月21日 本稿の執筆者である元麻布春男氏が虚血性心不全により急逝されました ご生前のご厚情に深く感謝するとともに 心からご冥福をお祈りいたします |
■プラナー型（左）とTri-Gateトランジスタ（右） 写真左の棒状に並ぶのがプラナー型トランジスタのゲート電極。写真右のTri-Gate型トランジスタでも同じようにゲート電極が並ぶ。それをつなぐ背の低い棒状の構造物がソースとドレインを構成するフィン。 |
|
 |
||
 |
||
本紙の購読申込み・お問合せはこちらからCopyright 2010 Otsuka Corporation. All Rights Reserved.